📚 지식 노트

반도체란

물질은 전기가 잘 통하는 도체(구리·알루미늄)와 거의 통하지 않는 부도체(유리·고무) 사이 어딘가에 있다. 그 중간이 반도체다. 반도체의 쓸모는 "중간쯤 통한다"는 데 있지 않고, 불순물을 조금 넣거나 전압을 걸어 통하는 정도를 마음대로 바꿀 수 있다는 데 있다. 가장 많이 쓰는 반도체는 규소(실리콘, Si)다. 모래의 주성분인 이산화규소에서 얻어 흔하고, 표면에 질 좋은 산화막(SiO₂)을 기를 수 있다는 점이 결정적이었다.

왜 그런지는 띠 간격(band gap)으로 설명한다. 고체 속 전자는 원자에 묶인 "찬 띠"(가전자대)와 자유롭게 움직이는 "빈 띠"(전도대)에 있을 수 있고, 두 띠 사이에는 전자가 머물 수 없는 틈이 있다. 금속은 두 띠가 겹쳐 늘 전류가 흐르고, 부도체는 틈이 너무 넓어 전자가 건너가지 못한다. 반도체는 틈이 좁아(규소 약 1.1 eV) 열·빛·불순물로 일부 전자를 전도대로 올릴 수 있다. 질화갈륨(GaN)·탄화규소(SiC)처럼 틈이 더 넓은 반도체는 높은 전압과 온도를 견뎌 전력 반도체에 쓴다.

순수한 규소에 다른 원자를 아주 조금 섞는 것을 도핑이라 한다. 최외각 전자가 하나 더 많은 인(P)을 넣으면 남는 전자가 전류를 나르는 n형, 하나 모자란 붕소(B)를 넣으면 전자가 빈 자리(정공)가 전류를 나르는 p형이 된다. p형과 n형을 맞붙인 PN 접합은 한쪽 방향으로만 전류를 흘리는 다이오드가 된다. LED와 태양전지도 PN 접합이다.

컴퓨터의 기본 부품은 MOSFET이라는 트랜지스터다. p형 기판에 n형 영역 두 개(소스·드레인)를 만들고, 그 사이 위에 얇은 산화막을 깔고 게이트 전극을 얹는다. 게이트에 전압이 없으면 소스와 드레인 사이가 막혀 있고, 문턱 전압보다 높은 전압을 걸면 산화막 바로 아래에 전자가 모여 n형 다리(채널)가 생겨 전류가 흐른다. 전압 하나로 켜고 끄는 스위치, 즉 0과 1이다. 이런 스위치 몇 개를 엮으면 AND·OR·NOT 같은 논리 게이트가 되고(임베디드 노트의 디지털 논리), 게이트를 쌓으면 덧셈기·레지스터·CPU가 된다. 게이트가 따르는 규칙은 이산 수학 노트의 불 대수에 있다.

칩의 종류

"반도체"라고 뭉뚱그려 부르지만 하는 일에 따라 종류가 아주 다르고, 회사마다 강한 종류도 다르다. 한국 뉴스에서는 흔히 아래 메모리를 메모리 반도체, 나머지를 묶어 시스템 반도체(비메모리)라 부른다.

• 로직: 계산하는 칩. CPU·GPU·AI 가속기(NPU 등), 이것들을 한 칩에 모은 SoC, 출시 뒤에도 회로를 다시 짤 수 있는 FPGA가 있다. 가장 미세한 공정을 먼저 쓰는 분야다. 구조는 CPU 노트와 GPU 노트에 있다.
• 메모리: 기억하는 칩. 빠르지만 전원이 꺼지면 지워지는 DRAM, DRAM을 위로 쌓아 폭을 넓힌 HBM, 전원이 꺼져도 남는 NAND 플래시(SSD·휴대폰 저장장치)가 대표다. 원리는 기억장치의 종류와 RAM 노트에 있다.
• 아날로그·전력: 연속적인 전압·전류를 다루는 칩. 여러 전압을 만들어 나눠 주는 PMIC, 증폭기, ADC·DAC가 있다. 큰 전류를 켜고 끄는 전력 반도체는 전기차·충전기·태양광 인버터에 쓰고, 규소보다 띠 간격이 넓은 SiC·GaN 소자가 늘고 있다.
• 센서: 빛을 전하로 바꾸는 CMOS 이미지 센서, 움직임을 재는 MEMS 가속도계·자이로 등.
• RF·통신: 안테나로 오가는 고주파 신호를 증폭·걸러 내는 RF 프런트엔드, 디지털 신호를 처리하는 모뎀, Wi-Fi·Bluetooth 칩.
• MCU: CPU·메모리·주변장치를 한 칩에 담은 작은 컴퓨터. 가전과 자동차에 수십 개씩 들어간다. 임베디드 노트가 자세히 다룬다.

칩이 만들어지는 과정

칩은 설계에서 시작한다. 엔지니어가 Verilog 같은 하드웨어 기술 언어로 회로를 적으면, EDA(전자 설계 자동화) 도구가 이를 논리 게이트로 바꾸고(합성) 트랜지스터와 배선을 실제 자리에 놓는다(배치·배선). 결과물인 레이아웃은 층마다 도형이 그려진 도면이고, 이 무늬를 유리판에 새긴 것이 포토마스크다.

공장(팹)에서는 단결정 실리콘 기둥(잉곳)을 잘라 연마한 웨이퍼 위에 회로를 새긴다. 트랜지스터와 배선을 한 층씩 쌓는 전공정은 산화·포토리소그래피·식각·증착·이온 주입·CMP(화학적 기계 연마)를 층마다 되풀이하는 일이라, 전체 단계가 수백~천 개를 넘고 웨이퍼 한 장이 공장을 나오기까지 몇 달이 걸린다. 다 만든 웨이퍼는 다이마다 시험하고, 후공정에서 잘라 패키지에 넣은 뒤 마지막으로 다시 시험한다.

전공정의 핵심은 포토리소그래피다. 사진을 인화하듯, 빛에 반응하는 감광액을 바르고 마스크를 통해 빛을 쬐어 무늬를 옮긴 뒤 필요 없는 부분을 깎아 낸다. 아래 단면 그림은 그 한 바퀴다. 실제 칩은 이 바퀴를 수십 번 돌며 트랜지스터 위에 배선층을 차곡차곡 쌓는다.

미세 공정과 '나노' 숫자

"3 nm", "2 nm" 같은 공정 노드 이름은 옛날에는 트랜지스터 게이트 길이 같은 실제 치수와 대략 맞았지만, 지금은 어떤 실제 길이와도 대응하지 않는 세대 이름이다. 트랜지스터를 위로 세우고 감싸는 식으로 구조가 바뀌면서 "평면에서 이만큼 줄인 효과"를 숫자로 이어 붙인 결과다. 그래서 회사마다 같은 숫자라도 밀도가 다르고, 비교할 때는 이름보다 단위 넓이당 트랜지스터 수나 성능·전력 수치를 본다.

트랜지스터가 작아지면 게이트가 채널을 제대로 붙잡지 못해 꺼져도 전류가 새는 문제가 커진다. 그래서 게이트가 채널을 감싸는 면을 늘려 왔다. 채널을 지느러미처럼 세워 세 면을 감싸는 FinFET은 2012년 인텔 22 nm 제품(Ivy Bridge)으로 양산에 들어왔고, 얇은 판(나노시트) 여러 장을 쌓아 네 면을 다 감싸는 GAA(Gate-All-Around)는 삼성전자가 2022년 6월 3 nm에서 처음 생산을 시작했다. TSMC N2와 인텔 18A도 GAA 구조로 2025년에 양산을 시작했다. 다음 변화는 후면 전력 공급이다. 지금까지 신호선과 전원선이 모두 트랜지스터 위쪽에 얽혀 있었는데, 전원선을 웨이퍼 뒷면으로 빼서 배선 혼잡과 전압 손실을 줄인다. 인텔은 이를 PowerVia라는 이름으로 18A에 넣었고, TSMC·삼성도 다음 공정에 도입 계획을 밝혔다.

얼마나 가는 선을 그릴 수 있는지는 노광 장비가 정한다. 레일리 식은 찍을 수 있는 최소 선폭을 k1 × λ / NA로 나타낸다. λ는 빛의 파장, NA(개구수)는 렌즈가 빛을 모으는 각도, k1은 공정 기술에 따른 계수로 한 번에 찍을 때 이론 한계가 0.25다.

• DUV(심자외선) ArF 액침 노광은 파장 193 nm에 렌즈와 웨이퍼 사이를 물로 채워 NA를 1.35까지 올렸다. 한계는 0.25 × 193 / 1.35 ≈ 35.7 nm다. 그보다 가는 무늬는 한 층을 여러 번 나눠 찍는 멀티 패터닝으로 만들었는데, 단계와 마스크가 늘어 비싸고 느리다.
• EUV(극자외선)는 파장이 13.5 nm로 14배 이상 짧다. NA 0.33이면 한계가 10.2 nm이고, ASML이 밝힌 실제 해상도 13 nm는 k1 ≈ 0.32에 해당한다(13.1 nm). EUV는 공기와 유리에 다 흡수되기 때문에 진공 속에서 렌즈 대신 거울로 빛을 모으고, 주석 방울을 레이저로 때려 빛을 만든다.
• High-NA EUV는 NA를 0.55로 키워 한계를 6.1 nm까지 낮춘다(ASML 발표 해상도 8 nm). 멀티 패터닝을 다시 줄이려는 다음 세대 장비다.

이렇게 공정을 줄여 온 흐름을 흔히 무어의 법칙이라 부른다. 인텔 공동 창업자 고든 무어가 1965년 칩 하나에 넣을 수 있는 부품 수가 해마다 두 배로 는다고 관찰했고, 1975년에 2년마다 두 배로 고쳐 말했다. 물리 법칙이 아니라 업계가 목표로 삼아 온 관찰이다. 트랜지스터 수는 지금도 늘지만, 같은 넓이에서 값과 전력이 함께 줄던 효과는 예전보다 약해져 칩렛·첨단 패키징(아래)이 그 빈자리를 메운다.

수율과 다이 크기

웨이퍼 한 장에서 잘라 낸 칩 한 개를 다이라 한다. 웨이퍼 위에 먼지나 공정 결함이 무작위로 떨어지면 그 자리의 다이는 못 쓰게 된다. 결함이 고르게 흩어져 있다고 보면, 넓이 A인 다이에 결함이 하나도 없을 확률은 포아송 분포로 Y = e^(−D·A)다(D는 단위 넓이당 결함 수). 다이가 클수록 결함을 맞을 확률이 지수적으로 커진다. 웨이퍼 한 장에 들어가는 다이 수는 원 넓이를 다이 넓이로 나누고, 가장자리에서 잘려 나가는 몫(π·d / √(2A))을 뺀 값으로 어림한다.

지름 300 mm 웨이퍼에 결함 밀도 0.1개/cm²를 가정하면 다음과 같다.

다이를 8배 키우면 좋은 다이는 579개에서 28개로 약 21분의 1이 된다. 큰 GPU·서버 CPU가 비싼 이유 중 하나다. 그래서 나온 것이 칩렛이다. 큰 칩 하나 대신 작은 다이 여러 개를 따로 만들어 시험한 뒤 좋은 것만 골라 패키지 안에서 잇는다. 800 mm² 칩을 200 mm² 칩렛 넷으로 나누면, 같은 가정에서 좋은 제품 하나에 드는 웨이퍼 넓이가 약 45% 준다(잇는 회로와 패키징 비용은 뺀 값). 칩렛마다 맞는 공정을 고를 수 있다는 장점도 있다. 계산이 빨라야 하는 코어는 최신 공정으로, 입출력 회로는 값싼 이전 공정으로 만드는 식이다.

결함이 있어도 다 버리지는 않는다. 다 만든 다이를 시험해 견디는 클럭·전압과 멀쩡한 코어 수로 등급을 나누는 것을 비닝(binning)이라 한다. 코어 몇 개에 결함이 있으면 그 코어를 꺼서 아래 등급으로 팔고, 특히 높은 클럭을 견디는 다이는 위 등급으로 판다. 같은 이름의 CPU라도 개체마다 언더볼팅·오버클럭 여유가 다른 이유이고, CPU의 상위 한정판(예: Intel KS)이 이렇게 골라낸 것이다(CPU 노트).

첨단 패키징

예전의 패키징은 다 만든 다이를 보호하고 핀을 달아 주는 마무리였다. 칩렛과 AI 가속기 시대에는 패키지 안에서 다이끼리 얼마나 촘촘하고 빠르게 잇느냐가 성능을 정한다.

• 2.5D: 다이들을 미세 배선이 깔린 실리콘 인터포저 위에 나란히 올리고, 인터포저를 패키지 기판에 붙인다. 보통 기판보다 훨씬 많은 선을 짧게 깔 수 있다. TSMC의 CoWoS가 대표이고, 데이터센터 GPU가 GPU 다이 옆에 HBM을 붙이는 방식이다.
• 3D 적층: 다이를 위로 쌓고 실리콘을 관통하는 구멍(TSV)으로 잇는다. 범프(작은 납땜 공) 없이 구리 패드끼리 직접 붙이는 하이브리드 본딩은 연결 간격을 크게 줄인다. TSMC는 이를 SoIC라 부른다.
• HBM: DRAM 다이를 4~16장 쌓아 TSV로 꿰고 맨 아래 베이스 다이를 둔 탑이다. 스택 하나의 데이터 폭이 HBM3는 1024비트, 2025년 4월 JEDEC이 표준을 낸 HBM4는 2048비트다. 다이를 쌓을 때 열과 압력으로 붙이는 장비가 TC 본더다.
• UCIe: 서로 다른 회사의 칩렛을 한 패키지에서 잇기 위한 공개 연결 규격이다. 칩렛을 부품처럼 사고팔 수 있게 하려는 시도다.

AI 가속기에서는 계산 속도보다 메모리에서 데이터를 가져오는 속도가 먼저 막힌다. 그래서 GPU 옆에 HBM을 여러 개 붙여야 하고, 그러려면 큰 인터포저를 쓰는 2.5D 패키징이 필요하다. 첨단 공정 웨이퍼가 있어도 HBM과 패키징 용량이 모자라면 완성품이 나오지 않아, AI 붐 동안 패키징과 HBM이 공급 병목으로 자주 꼽혔다. 가속기 구성은 AI 인프라 노트에서 다룬다.

산업 구조 — 누가 무엇을 하나

반도체 산업은 한 회사가 다 하기에는 너무 비싸고 복잡해져서 단계별로 나뉘었다.

• IDM(종합 반도체 기업): 설계와 제조를 모두 한다. 메모리 회사(삼성전자·SK하이닉스·마이크론), 인텔, 아날로그·전력 회사 대부분이 여기에 든다. 메모리·아날로그는 설계와 공정이 단단히 엮여 있어 IDM이 많다.
• 팹리스: 공장 없이 설계만 하고 제조는 맡긴다. NVIDIA·AMD·퀄컴·브로드컴·미디어텍, 자사 기기용 칩을 설계하는 Apple이 있다.
• 파운드리: 남의 설계를 받아 만들어 주는 공장. TSMC가 이 모델을 연 회사이고, 삼성전자·SMIC·UMC·GlobalFoundries가 뒤를 잇는다.
• OSAT: 후공정(패키징·테스트)을 전문으로 맡는다.
• IP·EDA: 설계 블록과 설계 도구를 판다. Arm은 CPU 설계를 라이선스로 팔고, 누구나 쓸 수 있는 개방형 명령어 집합 RISC-V 생태계도 커지고 있다. EDA는 Synopsys·Cadence·Siemens EDA가 주요 3사다.
• 장비: 노광은 ASML, 증착·식각은 Applied Materials·Lam Research·Tokyo Electron(TEL), 검사·계측은 KLA가 대표다. 후공정 장비는 한국의 한미반도체(HBM용 TC 본더) 같은 회사도 강하다.
• 소재·웨이퍼·가스·화학: 실리콘 웨이퍼(신에츠화학·SUMCO 등), 감광액, 특수 가스, 화학 약품을 공급한다.

회사별 강세 분야

같은 "반도체 회사"라도 하는 일이 전혀 다르다. 아래 표와 그림은 회사마다 매출의 중심이거나 세계적으로 이름난 분야를 정리한 것이다. 순위와 점유율은 분기마다 바뀌므로, 숫자는 기준 시점이 적힌 아래 점유율 표에서만 쓰고 이 표는 정성적으로 적었다.

시장 점유율은 조사 기관과 기준(매출·출하량, 브랜드·그룹 합산 여부)에 따라 다르게 나온다. 아래는 TrendForce가 발표한 2026년 2분기 매출 순위다(파운드리는 2026년 9월 9일, DRAM은 9월 7일, NAND는 8월 18일 발표). 발표문이 점유율을 밝히지 않은 칸은 비워 두었다.

표에서 읽을 수 있는 큰 그림은 이렇다. 첨단 파운드리는 TSMC 한 회사에 매출이 크게 쏠려 있다. DRAM은 삼성전자·SK하이닉스·마이크론 세 회사가 거의 전부이고, 2분기 발표에서는 HBM 비중이 큰 SK하이닉스와 HBM4 출하를 시작한 삼성전자의 상황이 따로 언급됐다. NAND는 다섯 회사가 나눠 갖고, 2분기에는 마이크론이 3위로 올라섰다. 이 순서는 다음 분기에 또 바뀔 수 있다.

반도체와 지정학

반도체 공급망은 단계마다 소수의 나라와 회사에 몰려 있다. 첨단 로직 제조와 첨단 패키징은 대만, 메모리는 한국, EUV 노광 장비는 네덜란드, 웨이퍼·소재와 일부 장비는 일본, 설계·EDA·핵심 장비는 미국에 강점이 있다. 중국은 가장 큰 수요처이면서 성숙 공정 생산과 후공정 비중이 크다. 한 고리가 끊기면 전 세계 생산이 흔들리기 때문에, 여러 나라가 반도체를 경제 안보 문제로 다루게 됐다.

• 수출 통제: 미국 상무부 산업안보국(BIS)은 2022년 10월 7일 중국을 대상으로 첨단 컴퓨팅 칩, 반도체 제조 장비, 일정 수준 이상의 로직·DRAM·NAND를 만드는 공장에 대한 수출, 그리고 미국인의 지원을 허가제로 묶었다. 이후 대상과 기준은 여러 차례 고쳐졌고, 다른 장비 생산국도 비슷한 규제를 더했다.
• 미국 CHIPS 법: 2022년 8월 9일 서명됐다. 반도체 연구·제조에 527억 달러를 배정했고(그중 제조 보조금 390억 달러), 제정 당시 기준으로 제조 장비 투자에 25% 세액 공제를 준다.
• EU 반도체법: 2023년 9월 21일 발효됐다. 유럽 안에 첫 사례가 되는 반도체 시설을 세우도록 국가 보조를 허용하는 틀을 담았다.
• 한국·일본: 한국은 반도체 시설 투자 세액 공제 등으로, 일본은 해외 파운드리 공장 유치와 2022년 8월 세운 라피더스(2 nm 목표) 지원 등으로 자국 생산을 늘리려 한다.

규정은 자주 바뀌고 나라마다 해석이 갈린다. 이 절은 확인된 사실만 적었고, 정책의 효과나 앞날은 판단하지 않는다.

메모리 사이클과 AI 붐

메모리는 회사마다 제품이 크게 다르지 않은 표준품에 가까워서 가격이 수요와 공급에 크게 흔들린다. 공급이 모자라 가격이 오르면 회사들이 앞다퉈 공장을 짓는데, 공장이 실제로 돌기까지는 시차가 있다. 그 사이 수요가 식으면 한꺼번에 늘어난 공급 때문에 가격이 떨어지고, 회사들이 투자를 줄이고 감산하면 다시 공급이 모자라진다. 이렇게 호황과 불황이 되풀이되는 것을 메모리 사이클이라 부른다.

AI 서버는 이 사이클에 새 변수를 더했다. 가속기 하나에 HBM이 여러 개 붙고, HBM은 같은 용량을 만드는 데 일반 DRAM보다 웨이퍼를 더 많이 쓴다. 메모리 회사들이 생산 능력을 HBM과 서버용 DRAM에 먼저 돌리면서 일반 DRAM과 NAND까지 공급이 빠듯해졌다. TrendForce는 2026년 2분기 DRAM 업계 매출이 직전 분기보다 59.5% 늘었다고 발표했고, 주된 이유로 일반 DRAM 계약 가격의 큰 상승을 들었다. WSTS의 2026년 봄 전망은 2026년 세계 반도체 시장이 1조 5100억 달러에 이르고, 그중 메모리가 전년보다 약 250% 늘 것으로 내다봤다.

이 절은 사이클이 어떻게 생기는지를 설명할 뿐 앞으로의 가격이나 주가를 예측하지 않는다. 투자 조언이 아니다.

핵심 자료

원리는 제조 과정 문서로, 시장은 분기마다 나오는 조사 기관 발표로 따라가는 것이 좋다. 점유율은 반드시 기준 시점과 함께 읽는다.